

ラプラシアンピラミッド階層表現における画像拡大法の FPGA への実装

Image extension method in LaprashianPiramid hierarchical expression by using FPGA

045012 石塚 祐也

(指導教員 木村 誠聡 教授)

1. はじめに

2000 年初頭よりデジタル機器が発展し、高解像度・大画面化が進んでいる。これらは機器により仕様が異なり、これを解消させるために高解像度アルゴリズムを利用し、実時間かつ大画面サイズを扱えるようにハードウェアで実現させている。

デジタル画像を拡大する際には、高周波数成分を何らかの方法で推定する必要がある。その手法の 1 つとしてラプラシアンピラミッド階層表現に基づく方法¹⁾が提案されている。この提案法は文献[2]において倍率を 2 倍に限定したうえで FPGA への実装が行われている。本稿では、これを任意倍率へ拡張するものであり、同じく FPGA への実装を行い、その性能を確認する。

2. ラプラシアンピラミッド階層表現におけるデジタル画像の拡大法

ラプラシアンピラミッド階層表現は多重解像度表現に基づく方法である。文献[1]によれば、未知の高周波数成分の推定を行うことで拡大画像の導出を可能としている。この未知の高解像度ラプラシアン成分 L_{-1} は高解像度画像 G_{-1} と原デジタル画像 G_0 をガウシアン補間した画像 $EXPAND(G_0)$ で求めることができる。

$$G_{-1} = L_{-1} + EXPAND(G_0) \quad (1)$$

FPGA へ実装するに際してラプラシアン成分の特徴を得ることを目的とするため次式のようにする。

$$L_0 = G_0 - W * G_0 \quad (2)$$

ここで得られた L_0 にガウシアン補間を行い $\bar{L}_{-1}$ が得られる。さらにガウシアンフィルタを用いることで推定するラプラシアン成分 $\hat{L}_{-1}$ が得られる。

3. FPGA への実装

FPGA には Virtex-2(xc2v6000-5)を使用する。回路の全体構成としてガウシアンフィルタ処理回路・ガウシアン補間回路・しきい値定数倍

処理・遅延回路からなる。従来法²⁾による手法と異なる回路は倍率によって異なるガウシアンフィルタの演算部のみとなる。その拡張回路と拡大回路全体構成を図 1 に示す。




図 1 画像拡大回路の全体構成

任意倍率による演算部 (EXPAND) では倍率によって荷重が異なるため Dual port RAM によって必要となる入力データを順次取り出し、また、補間点に必要な荷重を LUT 化することで、その荷重データをカウンタによって順次取り出す。その後入力データと荷重データとの畳み込み演算を行い、任意倍率のガウシアンフィルタの出力を得る。

4. 結果

本稿で構成した演算部の論理合成結果を表 1 に示す。この作成した回路によって任意拡大の画像の出力を確認した。

表 1 演算部の論理合成結果

Slice	11452
BlockRAM	62
最大動作周波数	197.9MHz

参考文献

- 1) 高橋正, 田口亮, “ラプラシアンピラミッド階層表現に基づくデジタル画像の拡大法”, 電子情報通言会論文誌 (A), Vol.J82-A, No.11(1999)125 pp.1731-1740
- 2) 多田啓一, 田口亮, “デジタル映像・画像拡大法のFPGAへの実装”, 電子情報通言会総合大会講演論文集, (A), Vol.2005 年 基礎・境界, (2005)307, p.35